Esquemático — El "plano eléctrico": muestra transistores, resistencias y conexiones. Los ingenieros lo usan para definir qué hace el chip antes de fabricarlo. Doble clic para abrir en ventana grande. Haz clic sobre un transistor para ver sus propiedades (W, L, Vth, gm…).

Layout — Cómo se distribuyen los transistores en el silicio, capa a capa (difusión, poly, metal…). El DRC verifica las reglas de fabricación y el LVS comprueba que coincida con el esquemático.

Simulación — Fabricar un chip cuesta millones, así que primero se simula. Se pueden simular tanto bloques analógicos (amplificadores, PLLs…) como digitales (lógica, memorias…). Tipos: TRAN: señal en el tiempo. AC: frecuencia. DC: punto de operación. Monte Carlo: variaciones de fabricación. Pruébalo en test_bench.

Importar elementos — Las librerías (ej. CMOS 0.18μm) contienen modelos de transistores con parámetros exactos: tamaño, umbral de tensión, velocidad… El ingeniero los selecciona y conecta en el esquemático.

Verilog / VHDL — Antes de dibujar un esquemático, a menudo se escribe código hardware para simular el comportamiento del bloque y extraer los requisitos del circuito. Para bloques digitales (contadores, FSMs, procesadores…) estas simulaciones se hacen directamente con Verilog o VHDL, sin necesidad de un esquemático transistor a transistor.

Cross-highlight — Clic en un transistor del esquemático → se ilumina su región en el layout. Navega entre la visión eléctrica y la física. Pruébalo en diff_pair.

Jerarquía — Los chips se dividen en bloques (PLL, CPU, memoria…) que contienen sub-bloques. Desde chip_top_v3 haz clic en cualquier bloque para entrar — igual que en Cadence o Synopsys.